makefile 中不能编译__a.c_b.c_hello_gcc_task1_

当前位置: 技术问答>linux和unix

makefile 中不能编译

来源: 互联网发布时间：2015-05-27

本文导语: 我在命令行上使用以下两条命令： gcc -g task1.c -o ~/work/bin/task1 gcc -g task1.c -o $HOME/work/bin/task1 都成功地执行了。但将这两条命令写在makefile中，就不能成功。所以我只能使用以下命令： gcc -g task1.c -o /root/work...

我在命令行上使用以下两条命令：
gcc -g task1.c -o ~/work/bin/task1
gcc -g task1.c -o $HOME/work/bin/task1
都成功地执行了。但将这两条命令写在makefile中，就不能成功。
所以我只能使用以下命令：
gcc -g task1.c -o /root/work/bin/task1
请问这是什么原因？谢谢！

gcc -g task1.c -o $(HOME)/work/bin/task1

不同于shell，在makefile中
To substitute a variable's value, write a dollar sign followed by the name of the variable in parentheses or braces: either `$(foo)' or `${foo}' is a valid reference to the variable foo.

在开发大系统时,经常要将程序划分为许多模块.各个模块之间存在着各种各样的依赖关系,在 UNIX 中通常使用 Makefile来管理 .Makefile其实很复杂,我向大家推荐由Stallman写的手册,那里有最详尽的描述.这里只想说一些最常用的功能.

先举一个例子:
有a.c b.c两个程序.
a.c
extern void p(char *);
main()
{
p("hello world");
}

b.c
#include
void p(char *str)
{
printf("%sn",str);
}

Makefile
hello:a.c b.c
gcc a.c b.c -o hello
----
这里是一个Tab(注意一定要有一个Tab)

执行make
gcc a.c b.c -o hello
产生一个叫hello的可执行程序.

Makefile时由规则来组成的,每一条规则都有三部分组成:目标(object),依赖(dependency)和命令(command).在上面的例子中, Makefile只有一条规则,其目标为hello,期依赖为a.c b.c,其命令为gcc a.c b.c -o hello.

依赖可以是另一条规则的目标,也可以是文件.每一条规则被这样处理.如目标是一个文件是:当它的依赖是文件时,如果依赖的时间比目标要新, 则运行规则所包含的命令来更新目标; 如果依赖是另一个目标则用同样的方法先来处理这个目标.如目标不是一个存在的文件时,则一定执行.

例如:
Makefile
hello:a.c b.o
gcc a.c b.o -o hello
b.o:b.c
gcc b.c -c

当运行 make时,可以接一目标名作为参数,表示要处理改目标.如没有参数,则处理第一个目标.对上一个例子执行 make ,则是处理hello这个目标. hello依赖于文件a.c和另一个目标 b.o,则先去处理b.o,调用gcc b.c -c来更新b.o,之后返回,调用gcc a.c b.o -o hello 来更新hello.

定义变量:
在makefile中可以定义自己的变量,例如:
CC = gcc
hello:a.c b.c
$(CC) a.c b.c

特殊变量:
$@ 目标的名字
$